The Blog Dede's Cyber: Tugas Sistem Digital

Tampilkan postingan dengan label Tugas Sistem Digital. Tampilkan semua postingan

REGISTER

05 Nov 2008 -

Gambar Rangkaian

SHL merupakan sinyal kendali. Apabila SHL rendah, maka sinyal dari SHL akan tinggi. Keadaan ini membuat setiap keluaran (output) flip-flop masuk lagi ke masukan data-datanya. Oleh karena itu, data akan tetap tersimpan pada setiap flip-flop pada saat pulsa detak datang. Dengan langkah ini, sebuah kata digital dapat tersimpan selama waktu yang diinginkan. Sebuah register geser terkendali (Controlled Shift Register) mempunyai masukan-masukan kendali, yang dapat mengatur operasi rangkaian pada pulsa pendetak berikutnya.

*Pengisian Paralel
Sesuai dengan gambar tersebut menjelaskan bahwa langkah lain dalam evolusi register geser. Rangkaian ini dapat mengisi semua bit x secara langsung kedalam flip-flop, sama seperti register buffer. Cara pemasukan data seperti ini sering disebut pengisian paralel (Parallel or Broadside Loading). Untuk data yang banyak hanya dibutuhkan satu pulsa pendetakan untuk menyimpan data tersebut.

Jika load dan SHL rendah, maka keluaran gerbang NOR akan menjadi AND dan keluaran flip-flop akan mengumpan kembali ke masukan datanya. Keadaan ini mengakibatkan data akan tetap tersimpan dalam masing masing flip-flop positif dari pulsa detak. Dengan kaa lain, register menjadi tidak aktif saat LOAD dan SHL dalam keadaan rendah dan isi register tersimpan dengan aman.

Apabila LOAD rendah dan SHL tinggi, rangkain bertindak sebagai register geser-kiri. Dipihak lain, jika LOAD tinggi dan SHL rendah, rangkaian berfungsi sebagai register buffer karena semua bit X akan memasuki flip-flop untuk pengisian Paralel. (LOAD dan SHL tidak boleh tinggi bersam-sama, karena 2 ragam operasi yang berbeda tidak mungkin dilaksanakan dengan sinyal detak tunggal).

Dengan menambahkan banyak flip-flop, kita dapat membuat register geser yang lebih panjang. Dan dengan gerbang yang lebih banyak, operasi pergeseran kek kanan dapat pula dilaksanakan. Sebagai contoh, 74198 adalah register 2 arah 8-bit jenis TTL, yang dapat melakukan pengsian secara serentak, penggeseran ke kiri atau penggeseran ke kanan.

COUNTER PADA JAM DIGITAL

05 Nov 2008 -

Counter adalah sebagai penghitung jumlah perioda clock yang di terimanya, selain itu juga berfungsi sebagai pembagi frekwensi.
Prinsip kerja Counter Pada JAM DIGITAL ini adalah :

1. Detik a. Satuan Detik pada jam mempunyai satuan 10 bit (0-9), karena pada satuandetik menggunakan counter mode 10 (pembagi 10). Menggunakan counter JK 4 input. Nilai biner 10 di atur sebagai 0000, agar dalam hitungan ke 10 satuan detik pada jam digital akan mulai kembali dari 0 (nol). Dengan demikian input yang menghasilkan nilai 1 dihubungkan dengan gerbang NAND, dan hasilnya di masukkan ke Clear. Lalu hasil dari input terakhir akan di masukkan sebagai clock pada puluhan detik di Jam Digital. dan selanjutnya seperti itu. b. Puluhan Detik pada jam digital memiliki puluhan sebanyak 6 bit (0-5), karena pada puluhan detik menggunakan counter mode 6 (pembagi 6). Menggunakan Counter JK 3 input, atau untuk menyamakan juga bisa counter JK 4 input. Nilai biner 6 di atur sebagai 0000 agar pada hitungan ke 6 puluhan detik pada jam digital akan kembali dihitung bernilai 0 (nol). 2. Menit
a. Satuan
Sama halnya dengan prinsip kerja dengan satuan detik pada jam digital. Perbedaannya untuk clock pada satuan menit di peroleh dari hasil input terakhir pada puluhan detik.
b. Puluhan
Puluhan menit juga memiliki prinsip kerja yang sama dengan puluhan pada detik jam digital. Tetapi, untuk Clocknya diperoleh dari hasil input terakhir pada satuan menit jam digital tersebut.

3. Jam
a. Satuan
Satuan jam menggunakan Counter Mode 4, karena pada saat nilai satuannya 4 akan kembali disetting bernilai 0 (nol). Sama dengan menit dan detik. Biner dari 4 adalah 0100. Sehingga yang perlu di set 0 (nol) hanya 1 input saja. Kemudian hasilnya juga akan dimasukkan ke Clr (clear). Hasil input terakhir, akan dijadikan nilai Clock pada puluhan jam.
b. Puluhan
Puluhan jam menggunakan Counter mode 2. Karena pada saat nilai puluhannya 2 akan dihitung kembali dari 0. biner 2 adalah 0010, dan di setting hanya input 1 saja. Dan hasil input yang bernilai 1 dihubungkna dengan gerbang NAND dan hasilnya di masukkan ke Clr (Clear).

Penjumlah dan Pengurang Komplemen 2

05 Nov 2008 -

Penjumlah pengurang komplemen-2 adalah rangkaian logika yang menjumlahkan atau mengurangkan bilangan biner menggunakan representasi komplemen-2.

Prinsip Kerja sesuai dengan rangkaian di atas :
Jika SUB = 0 maka outputnya = B yang mana bit-bit B akan melewati XOR dan tidak melakukan inversi. Dalam hal ini Full Adder mendapat hasil berupa Sum = A + B.
Jika SUB = 0 maka outputnya = B' yang mana Full Adder akan menghasilkan :

Sum = A + B + 1
= A + B' B'
Sum = A - B (Hasil Representasi bilangan negatif)

Tugas 5 Sistem Digital

05 Nov 2008 -

FULL ADDER merupakan sebuah rangkaian digital yang melakkukan operasi penjumlahan aritmetika dari 3 bit input. Full adder terdiri dari 3 buah input dan 2 buah output. Variabel input dari Full adder dinyatakan oleh variabel A, B dan C in. Dua dari variabel input ( A dan B ) mewakili 2 bit signifikan yang akan ditambahkan, input ketiga, yaitu C mewakili Carry dari posisi yang lebih rendah. Kedua output dinyatakan dengan simbol S (Sum) dan Cn (Carry).

Tabel Kebenaran :

A	B	Ci	Co	Sum
0	0	1	0	0
0	0	0	0	1
0	1	1	0	1
0	1	0	1	0
1	0	1	0	1
1	0	0	1	0
1	1	1	1	0
1	1	0	1	1

Co adalah carry (sisa penjumlahan) dan SUM adalah jumlah

Persamaan :
Sum ( E ) =A (+) B (+) C

Carry ( Co ) = AB + (A (+) B) C

Gambar Rangkaian :

Keunggulan FULL-ADDER bila dibandingkan dengan HALF-ADDER adalah kemampuan-nya menampung dan menjumlahkan bit CARRY-in (Cin) yang berasal dari CARRY-out (Cout) dari tahapan sebelumnya. Oleh karenanya fungsi FULL ADDER itu sendiri adalah menjumlahkan ketiga bit input yaitu bit A, bit B dan Cin untuk menghasilkan dua bit output yaitu Sum dan Cout.